Procurement observatory.
Explore opportunities, document readiness, and the qualification facts we can later score against company knowledge.
Document text
Originals stay with the publisher. We store extracted text, pages and tables in the database. New IT procedure links are queued when a source stores them and the full catalog is reconciled hourly; a few due documents are processed every five minutes, and known documents are checked daily, subject to that queue. Source document lists follow each source’s refresh cadence.
Text is a parsing result. Typed qualification facts appear when a specification or qualification file can be read; they are not a bid recommendation. Failed updates retain the last successful text. Most ISVZ links fail as HTML pages, not files.
52862 documents
| Document | Status | Text | Last checked | Next check due |
|---|---|---|---|---|
| Písemná zpráva zadavatele_Reakční cela_signed.pdf zakazky.upol.cz | ready | Available | 13 Nov 2026, 23:05 | 14 Nov 2026, 23:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:10 | 14 Nov 2026, 15:10 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:10 | 14 Nov 2026, 15:10 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:10 | 14 Nov 2026, 15:10 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:10 | 14 Nov 2026, 15:10 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:05 | 14 Nov 2026, 15:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:05 | 14 Nov 2026, 15:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:05 | 14 Nov 2026, 15:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:05 | 14 Nov 2026, 15:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:05 | 14 Nov 2026, 15:05 |
| Písemná zpráva zadavatele_F2 AVT_signed.pdf zakazky.upol.cz | ready | Available | 13 Nov 2026, 23:05 | 14 Nov 2026, 23:05 |
| 8) PC_DNS_24_2026_Rozhodnuti a oznameni o vyberu dodavatele_signed (1).pdf zakazky.upol.cz | ready | Available | 13 Nov 2026, 23:05 | 14 Nov 2026, 23:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:05 | 14 Nov 2026, 15:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:01 | 14 Nov 2026, 15:01 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:01 | 14 Nov 2026, 15:01 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:01 | 14 Nov 2026, 15:01 |
| 8) Rozhodnuti a oznameni o vyberu dodavatele_23_2026_signed (1).pdf zakazky.upol.cz | ready | Available | 13 Nov 2026, 23:05 | 14 Nov 2026, 23:05 |
| 8) Rozhodnuti o vyberu dodavatele_22_2026_signed.pdf zakazky.upol.cz | ready | Available | 13 Nov 2026, 23:05 | 14 Nov 2026, 23:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:01 | 14 Nov 2026, 15:01 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:00 | 14 Nov 2026, 15:00 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 15:00 | 14 Nov 2026, 15:00 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:55 | 14 Nov 2026, 14:55 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:55 | 14 Nov 2026, 14:55 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:55 | 14 Nov 2026, 14:55 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:55 | 14 Nov 2026, 14:55 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:55 | 14 Nov 2026, 14:55 |
| 7) Rozhodnuti a oznameni o vyberu dodavatele_21_2026_signed.pdf zakazky.upol.cz | ready | Available | 13 Nov 2026, 23:05 | 14 Nov 2026, 23:05 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:55 | 14 Nov 2026, 14:55 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:50 | 14 Nov 2026, 14:50 |
| zadávací dokumentace zakazky.upol.cz | ready | Available | 13 Nov 2026, 14:50 | 14 Nov 2026, 14:50 |
zadávací dokumentace
Status: ready · Role: specification · Fetched: 13 Nov 2026, 15:10 · Extracted: 5 Nov 2026, 02:20
cz.profile.xml · PřF/UPOL – Řídicí a měřicí systém pro pulzní experimenty a detekci kvantových stavů ↗
SHA-256: cfc8b4ebc7a86828f13e9ada3afb54033266fc71182559b5e404a9a646ca93ac
Parser: xberg-1.0.14:markdown-pages-tables-ces-eng-v1
Extracted text · 5,389 characters
<!-- PAGE 1 --> | Technická specifikace | | --- | | veřejné zakázky s názvem | | | | „PřF/UPOL – Řídicí a měřicí systém pro pulzní experimenty a detekci kvantových stavů“ | | | | | | | Popis předmětu Veřejné zakázky a základních požadavků Zadavatele Předmětem veřejné zakázky je dodávka specializovaných elektronických zařízení pro pulzní experimenty a detekci kvantových stavů, určených pro využití ve výzkumných a experimentálních aplikacích v oblasti kvantové fyziky se zachycenými atomárními a molekulárními ionty a nanokuličkami. Komponenty budou sloužit k řízení experimentálních sekvencí, generování pulzních signálů a k přesnému měření a vyhodnocování signálů souvisejících s detekcí kvantových stavů. Součástí dodávky jsou jednotlivá hardwarová řešení zahrnující řídicí a měřicí elektroniku, samostatné moduly pro generování a zpracování pulzních signálů, propojovací prvky a další nezbytné příslušenství umožňující jejich integraci do experimentální aparatury zadavatele. Dodávané komponenty musí být kompatibilní s laboratorními a řídicími systémy používanými v praxi a musí umožňovat konfiguraci a ovládání prostřednictvím standardních softwarových nástrojů. Součástí předmětu zakázky je rovněž dodání potřebné technické dokumentace a zajištění základní konfigurace jednotek pro jejich uvedení do provozu. Podrobná technická specifikace předmětu Veřejné zakázky Technická specifikace požadovaných elektronických zařízení. \- 1 ks Modulární řídicí a měřicí jednotka pro realizaci pulzních experimentů a detekci kvantových stavů v laboratorním prostředí. Řídicí komponenta musí být založena na architektuře FPGA (Field-Programmable Gate Array), která umožňuje deterministické řízení experimentů s vysokou časovou přesností. - Řídicí komponenta musí být založena na architektuře FPGA SoC s integrovaným procesorem ARM (např. Cortex-A9 či ekvivalentním) pro deterministické řízení experimentů s vysokou časovou přesností. - Řídící jednotka musí obsahovat - 1× Gigabit Ethernet (RJ45 10/100/1000) pro komunikaci s řídicím počítačem. - 2× SFP port (≥ 2,5 Gb/s) pro vysokorychlostní synchronizaci nebo komunikaci s řízenými moduly. - Počet modulárních portů pro připojení experimentálních modulů musí být vyšší nebo rovný 12 - Součástí dodávky řídící jednotky musí být přístrojové šasi (crate) typu Eurocard (velikost 3U) v provedení pro montáž modulárních experimentálních karet do standardních přístrojových skříní (rack-mount). - Součástí dodávky musí být software a případné další příslušenství potřebné pro řízení FPGA jednotky a tvorbu experimentálních sekvencí. Dodávka musí zahrnovat veškeré komponenty nezbytné pro provoz systému. - součástí musí být napájecí zdroj určený pro provoz jednotky. - 1 ks Jednotka pro generování radio-frekvenčních signálů prostřednictvím technologie Direct Digital Synthesis (DDS) kde počet DDS kanálů musí být větší nebo roven 4 a pro každý DDS kanál musí být splněny následující minimální požadavky: - vzorkovací rychlost musí být vyšší nebo rovna 1 GS/s - frekvenční rozlišení musí být vyšší nebo rovno 47 bitům, odpovídající krokům menším nebo rovným 8 µHz - nastavitelná výstupní frekvence musí pokrývat interval větší nebo rovný intervalu od 1 MHz až do 400 MHz - maximální nominální výstupní výkon v celém rozsahu požadovaných výstupních frekvencí musí být větší nebo roven 10 dBm - musí obsahovat RF spínač s časovým rozlišením větším nebo rovným 1 ns a izolační schopností větší nebo rovnou 70 dB \- 2 ks elektronického zařízení pro generaci digitálních a analogových výstupů. Každé zařízení musí splňovat nasledující požadavky: - počet digitálních TTL kanálů musí být větší nebo roven 8, - všechny digitální kanály musí umožňovat vstup i výstup - výstupy musí galvanicky oddělené - musí umožňovat generací pulzů s minimální šířkou menší nebo rovnou 3 ns - výstupní konektory musí být typu SMA \- 1 ks Arbitrary Waveform Generator (AWG). Jednotka musí splňovat následující parametry: - musí být vybaven duálním IQ mixerem s VCO (Voltage Controlled Oscillator) pokrývajícím minimální frekvenční rozsah od 0,3 GHz až do 4,8 GHz - dosažitelný digitální krokový útlum pro každý kanál musí být větší nebo roven 31,5 dB - musí být vybaven analogově-digitálním převodníkem (ADC) s počtem kanálů větším nebo rovným 2 a se vzorkovací frekvencí větší nebo rovnou 5 MS/s - AWG výstupy musí umožňovat řízení amplitudy a fáze signálů, generování pulzních sekvencí a synchronizaci s ostatními moduly systému \- 1 ks Zařízení pro synchronizaci pulzních sekvencí s fázou interní elektrické napájecí sítě na 50 Hz. Jednotka musí obsahovat: - Samostatný AC vstupní signál v rozsahu větším nebo rovném 9 V a menším nebo rovném 12 V (RMS) - 230V přístrojová zástrčka IEC - Duální výstupy pro synchronizační signál s SMA konektory - Výstupní spouštěcí (trigger) signál v rozsahu napětí větším nebo rovném 0 V a menším nebo rovném 5 V \- 1 ks Elektronické zařízení pro distribuci elektronického synchronizačního radio-frekvenčního signálu. - musí umožňovat splňovat následující parametry: - počet vstupů pro připojení externího clock signálu musí být vyšší nebo rovný 2 - počet výstupů musí být větší nebo rovný 4 - konektory pro vstupy i výstupy musí být typu SMA - pokrývajícím minimální frekvenční rozsah od 10 MHz až do 1 GHz - časové kolísání (jitter) hodinového signálu musí být menší nebo roven 100 fs RMS
Document · 2 pages · 1 tables
Page 1
| Technická specifikace |
| ------------------------------------------------------------------------------------------------------ |
| veřejné zakázky s názvem |
| |
| „PřF/UPOL – Řídicí a měřicí systém pro pulzní experimenty a detekci kvantových stavů“ |
| |
| |
| |
Popis předmětu Veřejné zakázky a základních požadavků Zadavatele
Předmětem veřejné zakázky je dodávka specializovaných elektronických zařízení pro pulzní experimenty a detekci kvantových stavů, určených pro využití ve výzkumných a experimentálních aplikacích v oblasti kvantové fyziky se zachycenými atomárními a molekulárními ionty a nanokuličkami. Komponenty budou sloužit k řízení experimentálních sekvencí, generování pulzních signálů a k přesnému měření a vyhodnocování signálů souvisejících s detekcí kvantových stavů.
Součástí dodávky jsou jednotlivá hardwarová řešení zahrnující řídicí a měřicí elektroniku, samostatné moduly pro generování a zpracování pulzních signálů, propojovací prvky a další nezbytné příslušenství umožňující jejich integraci do experimentální aparatury zadavatele.
Dodávané komponenty musí být kompatibilní s laboratorními a řídicími systémy používanými v praxi a musí umožňovat konfiguraci a ovládání prostřednictvím standardních softwarových nástrojů. Součástí předmětu zakázky je rovněž dodání potřebné technické dokumentace a zajištění základní konfigurace jednotek pro jejich uvedení do provozu.
Podrobná technická specifikace předmětu Veřejné zakázky
Technická specifikace požadovaných elektronických zařízení.
- 1 ks Modulární řídicí a měřicí jednotka pro realizaci pulzních experimentů a detekci kvantových stavů v laboratorním prostředí.
Řídicí komponenta musí být založena na architektuře FPGA (Field-Programmable Gate Array), která umožňuje deterministické řízení experimentů s vysokou časovou přesností.
- Řídicí komponenta musí být založena na architektuře FPGA SoC s integrovaným procesorem ARM (např. Cortex-A9 či ekvivalentním) pro deterministické řízení experimentů s vysokou časovou přesností.
- Řídící jednotka musí obsahovat
- 1× Gigabit Ethernet (RJ45 10/100/1000) pro komunikaci s řídicím počítačem.
- 2× SFP port (≥ 2,5 Gb/s) pro vysokorychlostní synchronizaci nebo komunikaci s řízenými moduly.
- Počet modulárních portů pro připojení experimentálních modulů musí být vyšší nebo rovný 12Page 2
- Součástí dodávky řídící jednotky musí být přístrojové šasi (crate) typu Eurocard (velikost 3U) v provedení pro montáž modulárních experimentálních karet do standardních přístrojových skříní (rack-mount). - Součástí dodávky musí být software a případné další příslušenství potřebné pro řízení FPGA jednotky a tvorbu experimentálních sekvencí. Dodávka musí zahrnovat veškeré komponenty nezbytné pro provoz systému. - součástí musí být napájecí zdroj určený pro provoz jednotky. - 1 ks Jednotka pro generování radio-frekvenčních signálů prostřednictvím technologie Direct Digital Synthesis (DDS) kde počet DDS kanálů musí být větší nebo roven 4 a pro každý DDS kanál musí být splněny následující minimální požadavky: - vzorkovací rychlost musí být vyšší nebo rovna 1 GS/s - frekvenční rozlišení musí být vyšší nebo rovno 47 bitům, odpovídající krokům menším nebo rovným 8 µHz - nastavitelná výstupní frekvence musí pokrývat interval větší nebo rovný intervalu od 1 MHz až do 400 MHz - maximální nominální výstupní výkon v celém rozsahu požadovaných výstupních frekvencí musí být větší nebo roven 10 dBm - musí obsahovat RF spínač s časovým rozlišením větším nebo rovným 1 ns a izolační schopností větší nebo rovnou 70 dB - 2 ks elektronického zařízení pro generaci digitálních a analogových výstupů. Každé zařízení musí splňovat nasledující požadavky: - počet digitálních TTL kanálů musí být větší nebo roven 8, - všechny digitální kanály musí umožňovat vstup i výstup - výstupy musí galvanicky oddělené - musí umožňovat generací pulzů s minimální šířkou menší nebo rovnou 3 ns - výstupní konektory musí být typu SMA - 1 ks Arbitrary Waveform Generator (AWG). Jednotka musí splňovat následující parametry: - musí být vybaven duálním IQ mixerem s VCO (Voltage Controlled Oscillator) pokrývajícím minimální frekvenční rozsah od 0,3 GHz až do 4,8 GHz - dosažitelný digitální krokový útlum pro každý kanál musí být větší nebo roven 31,5 dB - musí být vybaven analogově-digitálním převodníkem (ADC) s počtem kanálů větším nebo rovným 2 a se vzorkovací frekvencí větší nebo rovnou 5 MS/s - AWG výstupy musí umožňovat řízení amplitudy a fáze signálů, generování pulzních sekvencí a synchronizaci s ostatními moduly systému - 1 ks Zařízení pro synchronizaci pulzních sekvencí s fázou interní elektrické napájecí sítě na 50 Hz. Jednotka musí obsahovat: - Samostatný AC vstupní signál v rozsahu větším nebo rovném 9 V a menším nebo rovném 12 V (RMS) - 230V přístrojová zástrčka IEC - Duální výstupy pro synchronizační signál s SMA konektory - Výstupní spouštěcí (trigger) signál v rozsahu napětí větším nebo rovném 0 V a menším nebo rovném 5 V - 1 ks Elektronické zařízení pro distribuci elektronického synchronizačního radio-frekvenčního signálu. - musí umožňovat splňovat následující parametry: - počet vstupů pro připojení externího clock signálu musí být vyšší nebo rovný 2 - počet výstupů musí být větší nebo rovný 4 - konektory pro vstupy i výstupy musí být typu SMA - pokrývajícím minimální frekvenční rozsah od 10 MHz až do 1 GHz - časové kolísání (jitter) hodinového signálu musí být menší nebo roven 100 fs RMS
| Technická specifikace |
| veřejné zakázky s názvem |
| „PřF/UPOL – Řídicí a měřicí systém pro pulzní experimenty a detekci kvantových stavů“ |